Contact
Réf. IT260325122104
45000 Orléans
https://www.ingenieurtp.com/cv-candidat/260325122104/ingenieur-logiciel-embarque Female Orléans Centre-Val de Loire France 45000 Orléans
45000 Orléans
https://www.ingenieurtp.com/cv-candidat/260325122104/ingenieur-logiciel-embarque Female Orléans Centre-Val de Loire France 45000 Orléans
Langues
Français
Anglais
Arabe
Espagnol
Anglais
Arabe
Espagnol
Ma recherche
Je recherche tout type de contrat, sur toute la région Centre-Val de Loire, dans le Batiment.
Formations
Bac +5
Diplôme d’ingénieur en génie physique et systèmes embarqués
Diplôme d’ingénieur en génie physique et systèmes embarqués
Expériences professionnelles
03/2025 - 09/2025 : Ingénieur Systèmes Embarqués - Stage de fin d’études chez Guinault Sa, Orleans
Intégration complète d’un système embarqué industriel via le bus CAN. Développement de drivers bas niveau en C sous RTOS (CMSIS RTX). Conception d’une séquence de tests automatisée en Python pour la validation système. Développement d’une interface HTML pour le diagnostic des codes défauts. Développement firmware en C sur microcontrôleur Nordic NRF52. Utilisation de Segger Embedded Studio IDE. Intégration d’un module GPS.
Intégration complète d’un système embarqué industriel via le bus CAN. Développement de drivers bas niveau en C sous RTOS (CMSIS RTX). Conception d’une séquence de tests automatisée en Python pour la validation système. Développement d’une interface HTML pour le diagnostic des codes défauts. Développement firmware en C sur microcontrôleur Nordic NRF52. Utilisation de Segger Embedded Studio IDE. Intégration d’un module GPS.
09/2024 - 12/2024 : Assistant Ingénieur Systèmes Embarqués - Stage chez Peripheral
Conception d’un mécanisme de détection d’attaques par injection de fautes en VHDL. Implémentation sur FPGA et validation sous Vivado. Analyse de robustesse et optimisation de capteurs de fréquence.
Conception d’un mécanisme de détection d’attaques par injection de fautes en VHDL. Implémentation sur FPGA et validation sous Vivado. Analyse de robustesse et optimisation de capteurs de fréquence.
04/2024 - / : Développeur IoT Zephyr OS - Projet Personnel chez Ensicaen, Caen
Migration d’une architecture Bare-metal vers Zephyr RTOS sur carte Nordic NRF52. Configuration hardware via DeviceTree et gestion de l’énergie (Deep Sleep).
Migration d’une architecture Bare-metal vers Zephyr RTOS sur carte Nordic NRF52. Configuration hardware via DeviceTree et gestion de l’énergie (Deep Sleep).
01/2024 - 04/2024 : Développeur C embarqué - Projet Immersif Académique chez Lcis - Université Grenoble Alpes, Valence
Implémentation d’un protocole SPI entre STM32 et ESP32. Gestion PWM et GPIO sous contraintes temps réel (FreeRTOS).
Implémentation d’un protocole SPI entre STM32 et ESP32. Gestion PWM et GPIO sous contraintes temps réel (FreeRTOS).
Langues
Français
Anglais
Arabe
Espagnol
Anglais
Arabe
Espagnol
Atouts et compétences
C, C++, Python, VHDL, Assembleur x86, ShellScript, Qt (C++), HTML, CSS, FreeRTOS, CMSIS RTX, Zephyr OS, Linux Embarqué, GNU/Linux, STM32, Nordic NRF52, ESP32, FPGA (Xilinx), Raspberry Pi5, PIC18, TI C6678, Vivado, STM32CubeIDE, Segger Embedded Studio, Keil uVision IDE, Git (GitLab/GitHub), VS Code, PCAN View, Logic Analyzer, BUS Master, Logisim, LTSpice, MPLAB X IDE, PSoC Designer, MATLAB, Eagle, Travail d’équipe, Adaptabilité, Gestion du temps, Résolution des problèmes
